Пятничное рабочее

[spamsink]

По просьбе tanchik показываю красотулечную змеючку из 50000 случайных вентилёчков, размещенную в FPGA Xilinx® Virtex5™ (XC5VLX330 для тех, кто понимает).
На последующих картинках схематично, в разных масштабах изображен электронный чип, который сам по себе ничего не делает, но позволяет загружать в себя и запускать схемы других электронных чипов для их отладки и тестирования перед передачей на изготовление.


Собственно змеючка (для сравнения, физический размер чипа, грубо, со спичечный коробок):


Я не ожидал, что она будет размещена столь прихотливо.

Увеличиваем: приглядевшись, можно увидеть синие (использованные) элементы.



Еще увеличиваем. Всё еще ничего интересного.



И вот теперь, наконец, что-то становится видно:


Синие прямоугольнички - собственно то, где находятся использованные логические элементы.
Голубое - соединения.

Еще увеличиваем.


Черные прямоугольные области, большие и маленькие узкие слева от синих прямоугольников, исчерканные "как попало" - секрет фирмы. Именно там делаются соединения между логическими элементами. "Соединительная сила" каждой такой области ограничена, поэтому выбор оптимального расположения элементов и соединений - всё еще скорее магия. Даже на современных процессорах поиск комбинации, удовлетворяющей всем условиям, может занимать многие часы, если занято больше половины элементов, а если больше трех четвертей, то, скорее всего, и вовсе не повезет.



А вот что находится внутри каждого синего прямоугольника:



Каждый из четырех прямоугольников слева способен вычислять логическую функцию от 6 аргументов.

Comments

[ygam.livejournal.com]

FPGA - это современный ENIAC.

[spamsink]

И, что смешно, в них тоже, бывает, что-то "перегорает". Для больших FPGA нужно прогонять тесты и получать индивидуализированные файлы ограничений (place and route constraints). Как и на LCD, небольшое количество нефункциональных элементов или соединений допускается в поставляемых чипах.

[ftdf.livejournal.com]

Я, возможно, ошибаюсь, но стандартные девайсы полностью рабочие, без индивидуализации. Bitfile генерируется один под все чипы данной серии. С Virtex 2 и 5 (и Spartan 3) я с дефектами не сталкивался.

[spamsink]

Нам-то их сотни тысячи нужны, мы для дешевизны из bins похуже берем.

[ftdf.livejournal.com]

Да, я о таком варианте знаю. Но это "допускается в поставляемых чипах" с согласия клиента. Всё-таки стандартный случай - всё должно работать.

Просто есть фундаментальная разница с LCD, которые действительно, хочешь не хочешь, а допускают какое-то количество неработающих точек. Понятно, что для FPGA дефекты, смертельные для других микросхем, не беда. Но только если клиент хочет экономить и готов следить за индивидуальными файлами.

[spamsink]

Я думаю, что для критичных приложений (типа military, ATC, medical imaging) неработающие точки не допускаются. Т.е. в случае с LCD самый верхний bin обычному потребителю не показывают, потому что он от цен с ума сойдет. А с FPGA наоборот.

Если я помню более точно, основные проблемы там не столько внутри чипов, сколько в packaging, т.е. сonstraints в основном в I/O routing.

[ygam.livejournal.com]

До меня совсем недавно дошло, что F в FPGA и F в FET - это поле в разных метафорических смыслах.

[spamsink]

Да и по-русски "полевой транзистор" по-хорошему должен быть "польным". Я когда-то думал, что полевой транзистор - это прошедший (военную) приемку для работы в полевых условиях.

[archaicos.livejournal.com]

А чем не устраивает формулировка "ток, управляемый полем"? Ну и чисто визуально процесс как в водопроводном кране. Можно было бы и назвать вентилем (valve/gate). И у него есть sink, возможно для спама! :)

[spamsink]

Эта формулировка меня устраивает. Меня не устраивает :), что при создании словосочетания "полевой транзистор" прилагательное "полевой" впервые в русском языке получило смысл "управляемый полем".

[archaicos.livejournal.com]

Не совсем понял. С другим типом поля же есть полевой: полевые работы.

[spamsink]

Ну да. "Происходящие в поле", или "находящиеся в поле" (если цветы), или "сущность которых является полем" (полевая теория взаимодействия, полевые методы воздействия). "Полевой" в смысле "управляемый полем" - это новообразование.

[archaicos.livejournal.com]

Видимо, все будем говорить по-английски когда-то. :)

[radio-developer.livejournal.com]

ого. после мелких атмеловских контроллеров впечатляет

[dglive.livejournal.com]

зашел по ссылке от танчика :))) космос какой то - ничего не понял

[spamsink]

Образно говоря, так (с большим увеличением) выглядит электронный конструктор для взрослых.

[http://users.livejournal.com/_navi_/]

для богатых взрослых :-)

[spamsink]

Данный конкретный - пожалуй, а на Spartan6 они смешных денег стоят, можно даже тинейджерам в подарок на sweet 16 покупать.

[dglive.livejournal.com]

то что это что то по созданию микрочипов я как бы догадался....
все остальное для меня инопланетянская речь

[janatem.livejournal.com]

Эта схема имеет практический смысл? Ну вместо сравнительно долгого прожига плисины загружать новые схемы (только маленькие, потому что значительная ресурсов часть съелась) через штатный интерфейс памяти. Или просто для баловства?

[spamsink]

Практического не имеет, чисто экспериментальный для тестирования Xilinx-овского софта на предмет использования нетривиальных соединений. В хард я даже и не загружал, нет необходимости.

[janatem.livejournal.com]

Что-то я заподозрил, что мы говорим о разных вещах.

«изображен электронный чип, который сам по себе ничего не делает, но позволяет загружать в себя и запускать схемы других электронных чипов»

Я вначале подумал, что сказанное относится к конкретной схеме — красотулечной змеючке. То есть функция этой схемы — загружать и исполнять другие схемы. Получается схемный аналог программы-интерпретатора.

Но потом подумал, что процитированное всё же относится к FPGA как таковой — просто популярное объяснение для тех, кто не в теме.

[spamsink]

просто популярное объяснение для тех, кто не в теме

Это правильно. :)

[tanchik.livejournal.com]

После прочтения поста и всех комментов уловила общий смысл в виде чего-то очень размытого, и то хлеб. ;)
А змейка прикольная, да.

[spamsink]

Я давно знаю, что я хреновый педагог. :)

[sab123.livejournal.com]

Кстати, а вот у меня незавно возник вопрос: неужто они не только в книжках для начинающих, но и прям в индустрии изображают элементы AND и OR в виде таких хреновин странной формы? В отличие от ГОСТовских коробочек с "&" или "1" на них?

[spamsink]

Ну да, Xilinx-овская диаграмма устройства логического блока именно с такими "хреновинами". А что им ГОСТ? А как ГОСТ обозначает мультиплексор? Исключающее ИЛИ?

[sab123.livejournal.com]

Понятно, что им ГОСТ - ничего. Но ведь такие кривые хреновины ни рисовать ни читать неудобно. Вот и удивительно, что кто-то их использует для чего-то практического.

Мультиплексор - это, вообще говоря, уже более сложная схема, на уровне регистров. Если я правильно помню, помечалась MUX. Исключающее ИЛИ - плюс в кружочке. Гм, а то может и вовсе без кружочка, не помню.

В структурных схемах (в противоположность низкоуровневым э-э-э логическим, наверное) мультиплексор рисовался в виде трапеции узкой стороной вниз. Иногда еще и с выемочками между входами.

[spamsink]

Рисует нынче обычно компьютер, ему все равно. Да и если вручную на доске, то чем крупнее детали, тем лучше для участников дискуссии - не надо вглядываться в мелкие значки, а читать - дело привычки.

Т.к. мультиплексор на транзисторах реализуется вовсе не как (S*A)+(~S*B), а гораздо более эффективно, то он может считаться низкоуровневым элементом.

[w0land.livejournal.com]

Интересненькое развлеченьице. :-)

А как описывается такая схема? То есть, насколько я понимаю, даже весьма нестандартные схемы, состоящие из привычных счётчиков, мультиплексоров, элементов памяти и прочего будут далеко не настолько случайны. Как выглядит её описание и как туда закладывается случайность? Генерацией HDL файла со случайным соединением случайных комбинационных элементов и регистров?